OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 3171|回复: 4

关于IO口初始化上下拉问题

[复制链接]

43

主题

87

帖子

0

精华

新手上路

积分
22
金钱
22
注册时间
2016-9-16
在线时间
41 小时
发表于 2017-9-5 10:19:00 | 显示全部楼层 |阅读模式
1金钱
一直有些搞不太明白IO口的上下拉该如何设置,有些能搞明白,比如按键实验、输入捕获实验等,Wake_up按键按下时是高电平,所以初始化设置推挽输出下拉电阻,可是对于ADC实验、DAC实验以及PWM DAC实验等此类实验就有些搞不明白了,不知道为什么DAC实验和PWM DAC实验为什么要下拉电阻、ADC实验不设置

最佳答案

查看完整内容[请看2#楼]

1, adc不能加上下拉,因为ADC输入阻抗比较大,上下拉电阻会影响转换结果。 2,DAC原则上也不要加上下拉,我们例程里面的下拉,你可以改为浮空。3,PWM DAC的话,上下拉电阻都无影响,因为IO是推挽输出的,上下拉电阻对结果基本上无影响。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

558

主题

11万

帖子

34

精华

管理员

Rank: 12Rank: 12Rank: 12

积分
164817
金钱
164817
注册时间
2010-12-1
在线时间
2098 小时
发表于 2017-9-5 10:19:01 | 显示全部楼层
1,  adc不能加上下拉,因为ADC输入阻抗比较大,上下拉电阻会影响转换结果。
2,DAC原则上也不要加上下拉,我们例程里面的下拉,你可以改为浮空。3,PWM DAC的话,上下拉电阻都无影响,因为IO是推挽输出的,上下拉电阻对结果基本上无影响。
我是开源电子网www.openedv.com站长,有关站务问题请与我联系。
正点原子STM32开发板购买店铺http://openedv.taobao.com
正点原子官方微信公众平台,点击这里关注“正点原子”
回复

使用道具 举报

58

主题

6267

帖子

1

精华

资深版主

Rank: 8Rank: 8

积分
11182
金钱
11182
注册时间
2014-4-1
在线时间
1220 小时
发表于 2017-9-5 10:27:17 | 显示全部楼层

DAC,如果输出有运放做缓冲,那么无论后面接下拉电阻或者上拉,只要阻值别太小,对运放的输出就没有影响。
数字输出,电阻的影响就更小。
ADC就不同了,接电阻会改变信号的。

另外,有些程序书写不是太严谨,有些上、下电阻按道理是不应当有的,
但由于内部结构的关系,这个电阻实际上没起作用,所以也能正常工作。

回复

使用道具 举报

43

主题

87

帖子

0

精华

新手上路

积分
22
金钱
22
注册时间
2016-9-16
在线时间
41 小时
 楼主| 发表于 2017-9-5 15:25:49 | 显示全部楼层
xuande 发表于 2017-9-5 10:27
DAC,如果输出有运放做缓冲,那么无论后面接下拉电阻或者上拉,只要阻值别太小,对运放的输出就没有影响 ...

不太懂,可能我模电学的不太好。。
回复

使用道具 举报

80

主题

932

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
3337
金钱
3337
注册时间
2013-5-28
在线时间
467 小时
发表于 2017-9-5 15:56:58 | 显示全部楼层
fengruixin1992 发表于 2017-9-5 15:25
不太懂,可能我模电学的不太好。。

我是这么认为的,PWM他们下拉是为了加快电路变0的反应速度,而ADC不下拉,是为了避免分担掉能量,毕竟你下拉就一个电阻,肯定会引起能量消耗影响精度的的
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-3-29 10:25

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表