OpenEdv-开源电子网
标题: HLS 导出IP或者编译带有HLS ip的工程报错 [打印本页]
作者: FPGA技术 时间: 2023-11-20 20:21
标题: HLS 导出IP或者编译带有HLS ip的工程报错
本帖最后由 FPGA技术 于 2024-3-6 17:50 编辑
第一章 Xilinx HLS设计导出IP报错的解决办法截至2022年1月1日,Vivado HLS和Vitis HLS使用的export_ip命令将无法导出ip。在后台使用HLS的Vivado和Vitis工具也受到此问题的影响。因为HLS工具将ip_version设置为YYMMDDHHMM格式,该值作为一个有符号整数(32位)被访问,随着2022年1月1日的到来,导致了ip_version的溢出,直接后果是Xilinx HLS工具使用的export_ip命令导出IP失败(或类似错误)。为了安全起见,建议所有用户按照本章操作,应用Xilinx提供的一个补丁文件可以解决这个问题。
本章包括以下几个部分:
1
1.1 XilinxHLS生成IP核报错的解决方案
1.2 Xilinx2019.x之前版本的Vivado软件的解决方案
1.3 Xilinx2019.x版本的Vivado软件或更高版本的Vivado软件的解决方案
1.1 Xilinx HLS生成IP核报错的说明 在使用Xilinx HLS工具点击Export RTL生成IP核时会报如下截图所示错误: